本文目录导读：
是的，光刻技术近期有新进展，主要集中在高数值孔径（High-NA）极紫外（EUV）光刻和替代技术（如纳米压印、电子束直写等）方面。
以下是2024年至2025年初的关键突破：
High-NA EUV光刻：从实验室走向产线
这是当前最受关注的进展，目标是制造3纳米以下（如2nm、1.4nm）的芯片。
- 阿斯麦（ASML）出货：ASML在2024年初向英特尔交付了首台High-NA EUV光刻机（型号TWINSCAN EXE：5200），其数值孔径（NA）从0.33提升至0.55，能实现更精细的分辨率（理论上可达8nm分辨率）。
- 英特尔率先采用：英特尔计划在Intel 18A（相当于1.8nm） 工艺节点上使用High-NA EUV，2024年底，英特尔已利用该设备开始进行缺陷测试和工艺验证,为量产做准备。
- 挑战仍存：High-NA EUV机器单台造价超过3.5亿欧元，极其昂贵，其极低的能量效率和光刻胶（光敏材料）的灵敏度问题是当前工程化难点，台积电（TSMC）目前态度更为保守，可能在其A16（1.6nm）节点之后才考虑引入。
中国光刻技术突破：从“卡脖子”到“局部突围”
面对高端EUV光刻的封锁，中国在DUV（深紫外）光刻的改进和套刻精度上取得了显著进展。
- 上海微电子（SMEE）：其28nm工艺节点用的DUV光刻机（SSA/800系列）已被广泛用于本土成熟制程（28nm及以上），近期有消息称，通过多重曝光技术，该设备已能部分实现14nm/7nm级芯片的试产（虽然成本高、良率受限）。
- 哈工大“高速超精密激光干涉仪”：2024年，哈尔滨工业大学团队解决了光刻机核心部件——激光干涉仪的“卡脖子”问题，该技术能实现皮米级（万亿分之一米） 的定位精度,是国产EUV光刻机研发的关键一步。
- 华为“自对准四重图案化（SAQP）”：华为利用深紫外光（DUV）配合自对准多重图案化技术，在没有EUV的情况下制造出了7nm芯片（如麒麟9000S），这虽非光刻机本身突破，但属于工艺制程对光刻机的巧妙替代。
替代光刻技术：绕开物理极限
传统光学光刻正面临物理极限,几种替代技术近期有重要进展：
- 纳米压印光刻（NIL）：日本佳能在2024年宣布，其纳米压印设备已具备与ASML EUV相当的5nm级精度，且功耗仅为EUV的1/10。铠侠（Kioxia） 计划在2025年用NIL量产3D NAND闪存，该技术适合小批量、高精度的芯片（如存储芯片），但缺陷率高、模板易磨损。
- 自组装光刻（DSA）：IBM和imec（比利时微电子研究中心）在2024年展示了引导自组装（Directed Self-Assembly） 技术，能够形成均匀的5nm以下结构，无需昂贵的光学系统，目前主要用作EUV的辅助工艺。
- 电子束直写（E-Beam Direct Write）：该技术分辨率极高（理论可达亚纳米级），但速度极慢，近期多重电子束并行写入技术取得进展，可能用于小批量特种芯片（如AI定制芯片）的快速原型验证。
美国CHIPS法案下的“本土光刻”
- 美国国家光刻技术中心（NLC）：2024年在美国纽约州成立，由京瓷、应用材料等公司联合投资，目标是研发下一代EUV光刻（超越High-NA），其聚焦于曝光光源、反射镜材料等底层技术,计划在2026年实现原型机。
- IBM：2024年展示了2nm芯片的光刻良率提升技术，通过AI算法优化光刻胶的曝光剂量，将缺陷率降低了80%。
2025年的光刻格局
- 高端（3nm以下）：ASML High-NA EUV是唯一量产工具，但只有英特尔、三星、台积电能承担其成本,中国短期内无法获得。
- 中端（7nm-14nm）：多重曝光的DUV + 纳米压印（佳能）正在商业化,华为的SAQP工艺已证明其可行性。
- 低端（28nm以上）：中国国产DUV光刻机已能完全满足需求,且成本优势明显。
- 1nm以下）：没有单一技术能解决。混合光刻（EUV + DSA + 电子束修补）将成为主流，而超紫外（X射线）光刻仍停留在实验室阶段。
简言之，光刻技术正在经历从“摩尔定律”到“超越摩尔” 的转折：一方面是EUV的单线极限冲刺（High-NA），另一方面是多种非光学技术（纳米压印、自组装）开始实用化，对中国而言，DUV深度挖掘 + 纳米压印替代 + 核心零部件国产化是现实路径。
